مقاله ی پیش رو، ترجمه شده ی Resistive Threshold Logic می باشد.
این مقاله در یازده صفحه تهیه گردیده است.
چکیده ای از متن ترجمه شده ی این مقاله برای نمونه در زیر آورده شده است تا با محتوای آن آشنایی بیشتری حاصل شود.
در این مقاله خانواده ای از منطقِ آستانه مبتنی بر مقاومت ارائه می دهیم که برای تقلید توابع منطق متغیر بزرگ شبه - مغزی در VLSI
مفید است. سلول منطق بولی یونیورسال در یک تقسیم گر مقاومتی آنالوگ و
مدار منطقِ آستانه ارائه شده است. تقسیمگر مقاومتی با استفاده از
ممریستورها پیاده سازی شده، و ولتاژ خروجی را به صورت حاصلضرب جمع وزندار ولتاژهای ورودی فراهم می کند. خروجی تقسیمگر مقاومتی با استفاده از یک عملیات آستانه پیاده سازی شده توسط اینورتر CMOS و یا آپ امپ به یک مقدار باینری تبدیل می شود. ساختار سلولی یونیورسال برای کاهش
پیچیدگی پیاده سازی کلی و تعداد قطعات ارائه شده است. وقتی تعداد
متغیرهای ورودی خیلی زیاد باشد، سلول پیشنهادی در مقایسه با مدارهای منطقی
مبتنی بر CMOS مزایایی از قیبل ناحیه کوچکتر و طراحی ساده ارائه می دهد.........